数字电路中的基本电路：

1，  mos开关

mos管是栅电压控制漏源之间电流导通状况的器件，数字电路中mos管在大信号工作，有导通和截止两种状态，因此可以作为电子开关。然而，nmos并不是一个理想的开关。

设s，a，b分别代表栅极，漏极和源极的信号。

当s=1，处于接通状态，当输入为1时，经过开关的输出电平将会比输入低一个nmos管的阈值电压vtn。而当输入为0时，输出仍为0。简单说明如下：

设a 为输入端，接驱动信号vin, b 为输出端，接容性负载c , s为控制端，接控制信号vg 。在(vg-vtn)>0条件下，若增加vin, 但是使vin<(vg-vtn), 则nmos管的a端形成沟道，处于非饱和导通态的c被充电到vout = vin。 当vin>=(vg-vtn)时，a端沟道夹断。若vout<(vg-vtn)时，则b端还有沟道，nmos管处于饱和导通，c被继续充电。当vout上升到(vg-vtn)时，b端沟道也被夹断，nmos管截止，因此，vout最高电平是（vg-vtn）。以上说明，nmos传输0为理想开关，传输1为非理想开关。

pmos管也不是一个理想开关，当输入为0，经开关传输到输出端的电平将高于一个pmos管的阈值电压|vtp|;而当输入为1，经开关的输出仍为1。

2，  cmos传输门

由上可知，nmos开关在传输高电平时不仅存在阈值电压损失，而且传输过程中的瞬态特性也不理想。可以采用传输门（即pmos和nmos并连）弥补上述缺点。

cmos传输门的直流传输特性。设vgn= 1，vgp=0

n管导通区： 当vg – vin > vtn , | vgp – vin | < |vtp| 时，p管截止，n管处于开启状态，输入vin通过n开关使负载电容c充电，使vout = vin。

双管导通区： 当vgn-vin>vtn, |vgp – vin|>|vtp| 时，双管导通，c被继续充电，使vout=vin。

p管导通区： 当vgn-vin<vtn, |vgp – vin| > |vtp| 时，n管截止，而p管仍为导通状态，vin经p管继续向c充电，使vout = vin。

由上可见，在输入从0到1的变化范围，输出电压始终等于输入电压，消除了阈值损失。

3，  cmos反向器

是由一对互补的mos管组成，当vin = 0，n管截止，p管导通，输出通过闭合的pmos开关与电源相连，因为pmos开关传输1为理想开关，故vout=vdd；当vin=1，n管导通，p管截止，输出经过nmos开关与地相通，nmos开关传输0为理想开关，故vout=0v。

nmos管的漏源电流公式如下：

in = 0        （vin<=vtn）

in=0.5*β*(vin-vtn)exp2    (vtn < vin < vout+vtn)

in=0.5*β*[(vin-vtn)exp2 – (vin-vtn-vout)exp2]       (vin>vout+vtn)

pmos管的漏源电流公式如下：

ip=0         (vin>=vdd+vtp)

ip=0.5*β*(vin-vtp-vdd)exp2       (vdd+vtp > vin >= vout +vtp)

ip=0.5*β*[(vin-vtp-vdd)exp2 - (vin-vtp-vout)exp2 ]    （vin＜vout+vtp)

4,或非门和与非门

cmos或非门

虽然该电路的输入输出之间为或非关系，不受器件尺寸的影响。但由于两个输入有四种不同的信号组合，不可能使所有输入条件下，都获得对称的输出驱动特性。一种设计策略是尽可能使最坏工作条件下的驱动能力能够与标准的反相器相同。标准的反相器设计是

wp/ wn=μn / μp ≈2.5   (lp = ln)

或非门最坏的工作条件是二输入同为0和同为1造成的驱动能力不对称，此时，可以把mos管等价为电阻加上开关。

ip / in ≈ [vdd/(2*rp)] / [2*vdd / rn] = rn/4*rp

所以，下拉管设计小为最小尺寸的沟长ln和wn， 上拉管的尺寸是lp=ln，wp= 4*2.5wn

这种设计下，将使最坏工作条件下的驱动对称性与标准的反相器相同。

信号的传输延迟：

一个集成数字电路的延迟时间主要包括两个部分：门延迟和互连线的延迟。

门延迟是指信号从输入该门到输出所需的时间延迟，是系统基本构件的重要参数；互连线延迟是指集成电路内部门与门之间连线的分布参数引起的延时。

cmos反向器的延迟：

延迟时间td为输入电压变化到50%vdd的时刻到输出电压变化到50%vdd的时刻之间的间隔。也可以看为信号从输入到输出的逻辑转移时间。

上升时间tr为信号电平从0.1vdd上升到0.9vdd所需的时间，下降时间tf为信号电平从0.9vdd下降到0.1vdd所需的时间。

反相器的负载电容为 c≈cgn +ｃｇｐ　≈ｃox*wn*ln +ｃox*wp*lp

连线延迟：

集成电路芯片上的门与门之间的连线形成互连电容和互连电阻。芯片的金属层，多晶硅层，扩散层的单层上或层与层之间都可能有这种寄生分布参数。

一般连线上信号传输的延迟时间可用下列关系式。

tdl=r*c*lexp2 / 2

式中，r为单位长度的电阻，c为单位长度的电容，l为连线长度。lexp2表明，连线长度对延迟的影响是主要的。所以，将长线分成很多段，然后在每一段插入缓冲驱动器，以它驱动长线，可以提高传输速度。